IAP12 Rac'd PCT/PTG 21 FEB 2006

明細書

1

モータドライバ及び磁気ディスク装置

技術分野

[0001] 本発明は、直流モータを駆動するモータドライバに関するもので、特に、モータコイルを流れる電流を検出して入力電圧のオフセット電圧を補正するモータドライバに関する。又、本発明は、このモータドライバにより磁気ヘッドが駆動制御される磁気ディスク装置に関する。

背景技術

- [0002] ハードディスクの磁気ヘッドを移動させるための動力を発生するVCM(Voice Coil Motor)などの直流モータを駆動制御するモータドライバは、直流モータを構成するモータコイルに出力する駆動電流の電流値を制御することで、直流モータの速度制御を行う。従来の技術として、直流モータのモータコイルが駆動したときに発生する逆起電力を分圧抵抗を流れる電流値より検出し、検出した逆起電力より直流モータを速度制御する直流モータの速度制御回路が提案されている(特許文献1参照)。
- [0003] この速度制御回路では、分圧抵抗を構成する一方の抵抗の抵抗値を切り換えることによって、段階的に回転速度を変更している。又、直流モータの回転速度の変更に伴い、その対負荷トルク特性が変化するが、この負荷トルクの変更を抑制するために分圧抵抗と電源電圧との間に直流モータと並列に接続された抵抗の抵抗値を切り換える。
- [0004] 又、このような直流モータの速度制御を行うモータドライバにおいて、直流モータのモータコイルにおける逆起電力を検出する図7のような構成の逆起検出回路が設けられる。直流モータのモータコイルLの一端に一端が接続された抵抗Rsと、抵抗Rsの他端に一端が接続された抵抗R1と、抵抗R1の他端に反転入力端子が接続されるとともに抵抗RsとモータコイルLとの接続ノードに非反転入力端子が接続された差動増幅回路A1と、差動増幅回路A1の反転入力端子と出力端子との間に接続された可変抵抗R2と、差動増幅回路A1の出力端子に一端が接続された抵抗R3と、抵抗R3の他端に一端が接続されて他端に直流電圧Vrefが印加された抵抗R4と、モータ

コイルLの他端に一端が接続された抵抗R5と、抵抗R3, R4の接続ノードに非反転入力端子が接続されるとともに抵抗R5の他端に反転入力端子が接続された差動増幅回路A2と、差動増幅回路A2の反転入力端子と出力端子との間に接続された抵抗R6と、を備える。

- [0005] このように構成することで、図7の逆起検出回路は、差動増幅回路A1からモータコイルLにより逆起電圧を成分として含む信号を出力する。しかしながら、モータドライバの環境温度に応じて、モータコイルLの内部抵抗の抵抗値が変更するため、このモータコイルLの内部抵抗の抵抗値の変化によるオフセットが差動増幅回路A2の出力に現れる。そこで、図7の逆起検出回路は、このモータコイルLの内部抵抗の抵抗値の変化によるオフセットを除くために、この差動増幅回路A2の出力端子に非反転入力端子が接続されるとともに反転入力端子に基準となる直流電圧Voffが印加された差動増幅回路A3と、差動増幅回路A3の出力に応じて計数動作を行うとともに計数値に比例した抵抗値に可変抵抗R2の抵抗値を変更させる抵抗値調整用カウンタ100と、を備える。
- [0006] この差動増幅回路A3がコンパレータとして動作することで、抵抗値変更用カウンタ 100が入力されるクロックの周期毎に差動増幅回路A3の出力に応じて計数動作を 行い、この計数値に応じた抵抗値となるように可変抵抗R2の抵抗値を調整する。このとき、まず、ハードディスクの磁気ヘッドを移動させるVCMの場合、磁気ヘッドを軸 又はランプエリアの内壁と当接させて固定した状態とし、逆起電力が働かない状態に するとともに、抵抗値調整用カウンタ100を初期値にリセットする。そして、差動増幅 回路A2からの

出力が差動増幅回路A3で基準電圧Voffと比較され、差動増幅回路A2からの出力が高いときは差動増幅回路A3からハイとなる出力が抵抗値調整用カウンタ100に与えられる。

[0007] よって、抵抗値調整用カウンタ100は、クロックが与えられると1つ計数した後、その計数値に応じた抵抗値となるように、可変抵抗R2の抵抗値を変更する。このように可変抵抗R2の抵抗値を切り換えた後、同様の動作を行うことで、差動増幅回路A2からの出力が基準電圧Voffと比較され、一致しないときは、抵抗値調整用カウンタ100

が計数動作を行って可変抵抗R2の抵抗値を変更する。又、差動増幅回路A2からの 出力が基準電圧Voffと一致したときは、差動増幅回路A3からの出力がローとなり、 抵抗値調整用カウンタ100の計数動作を終了し、可変抵抗R2の抵抗値を決定する

[0008] このようにして、差動増幅回路A2からの出力が基準電圧Voffと一致してオフセット のない状態となるように可変抵抗R2の抵抗値を調整する。よって、図7の逆危険出回 路は、温度により変化する直流モータのモータコイルLの内部抵抗の抵抗値によって 生じるオフセットを解消することができる。

特許文献1:特公平8-4391号公報

発明の開示

発明が解決しようとする課題

- [0009] 図7のように構成することで、直流モータのモータコイルLの内部抵抗の抵抗値によって生じるオフセットを解消することができるが、そのオフセットが解消されるまで、抵抗値調整用カウンタ100が1つずつ計数動作を行うとともに、その計数値に比例した抵抗値に切り換えて調整を行う。そのため、オフセットを解消されるまで可変抵抗R2の抵抗値を調整するのに、時間がかかる。よって、この図7のような構成による逆危険出回路を備えたモータドライバは、初期設定を行うための時間が十分に必要となるため、動作開始までに時間がかかる。又、特許文献1における直流モータの速度制御回路では、直流モータのモータコイルLの温度変化による内部抵抗の抵抗値によって生じるオフセットを自動的に解消するための機構は設けられていない。
- [0010] このような問題を鑑みて、本発明は、温度変化により発生するオフセットを自動的に解消するための可変抵抗の抵抗値を自動的に切り換える機能を備えるとともに、この可変抵抗の抵抗値を自動的に切り換える機能を単純化することができるモータドライバ及び当該モータドライバを備えた磁気ディスク装置を提供することを目的とする。 課題を解決するための手段
- [0011] 上記目的を達成するために、本発明のモータドライバは、直流モータのモータコイルに発生する逆起電圧を検出して検出信号を出力する逆起検出部と、該逆起検出部で検出された逆起電圧に基づいて前記モータコイルに供給する駆動電流の電流

値を設定して出力する速度制御部と、を備えるモータドライバにおいて、前記モータコイルによる前記直流モータが駆動不可能な状態として前記逆起電圧が発生しない状態とした後、まず、前記モータコイルに供給する前記駆動電流の電流値を0としたときの前記逆起検出部の出力を第1出力として読み込み、次に、前記モータコイルに供給する前記駆動電流の電流値を所定値としたときの前記逆起検出部の出力を第2出力といこで読み込むとともに、前記第1出力及び前記第2出力の差分に基づいて前記前記モータコイルの内部抵抗の変化による前記逆起検出回路の出力に現れるオフセットを求めて、前記逆起検出部の増幅率を変化させて当該オフセットを除去するオフセット演算部を、備えることを特徴とする。

発明の効果

[0012] 本発明によると、モータドライバ内に逆起検出部の増幅率を変化させてオフセットを除

去するオフセット演算部を設けたので、外部でオフセットを除去するための演算を行う必要がなく、外部に設けられた制御部に対する負担を軽減させることができる。又、温度変化によるモータコイルの変化に対するオフセットを除去することができるため、モータドライバの設置環境下における温度変化に関わらず、高精度に直流モータを制御することができる。又、オフセット演算部において簡単な演算を行うことでモータドライバの初期化を行うことができるため、初期化にかかる時間を短縮することができる。更に、逆起検出部からのデジタル信号を利用して、第2抵抗の抵抗値を変更することができるため、オフセット演算部での演算処理を簡単なものとすることができる。

図面の簡単な説明

[0013] [図1]本発明のモータドライバの構成を示すブロック図。

[図2]図1のモータドライバ内の逆起検出回路の内部構成を示す回路ブロック図。 [図3]図2の逆起検出回路内の可変抵抗の構成を示す回路図。

[図4A]図1のモータドライバによって直流モータが駆動されるハードディスクの構成を示す上面図。

[図4B]図1のモータドライバによって直流モータが駆動されるハードディスクの構成を示す断面図。

[図5]逆起検出回路の初期設定動作を示すタイミングチャート。 [図6]逆起検出回路の初期設定動作を示すタイミングチャート。 [図7]従来の逆起検出回路の構成を示す回路図。

符号の説明

- [0014] 1 半導体集積回路装置
 - 2 CPU
 - 11 電流制御回路
 - 12 逆起検出回路
 - 13 DA変換回路
 - 14 AD変換回路
 - 15 オフセット演算回路
 - 16 減算回路
 - R1, R3~R6, Rs 抵抗
 - R2 可変抵抗
 - A1, A2 差動增幅回路
 - L モータコイル

発明を実施するための最良の形態

- [0015] 以下に本発明の実施形態を図面を参照して説明する。図1は、本実施形態のモータドライバを構成する半導体集積回路装置の内部構成を示すブロック図である。図2は、図1のモータドライバを構成する半導体集積回路装置内に構成される逆起検出回路の内部構成を示す回路ブロック図である。又、図1及び図2において、図7と同一の目的で使用する部分及び素子については、同一の符号を付してその詳細な説明は省略する。
- [0016] 図1のモータドライバを構成する半導体集積回路装置1は、VCMなどの直流モータのモータコイルLに駆動電流を供給する電流制御回路11と、直列に接続されたモータコイルLと抵抗Rsとの各接点の電圧が入力されてモータコイルLにおける逆起電圧を検出する逆起検出回路12と、CPU2において逆起検出回路12からの検出信号より設定された電流制御回路11から出力する駆動電流の電流値を決定する電流制

御信号をDA変換して電流制御回路11に与えるDA変換回路13と、を備える。

[0017] このような半導体集積回路装置1においてモータドライバが構成されるとき、逆起検 出

回路12で抵抗Rs及びモータコイルLそれぞれにかかる電圧よりモータコイルLにおける逆起電圧が検出される。そして、検出された逆起電圧を表す検出信号が逆起検出回路12より半導体集積回路装置1と別の装置であるCPU2に与えられると、この検出信号に基づいて、モータコイルLに流す電流値を決定する電流制御信号がCPU2で生成される。そして、この電流制御信号が再び半導体集積回路装置1に入力されると、DA変換回路13でデジタル信号からアナログ信号に変換されて電流制御回路11に与えられる。よって、電流制御回路11が、電流制御信号の値に基づいて電流値が設定される駆動電流を出力してモータコイルLに供給することで、モータコイルLによる直流モータが駆動制御される。

- [0018] 又、逆起検出回路12は、図2に示すように、図7の逆起検出回路と同様、抵抗R1,R3〜R6及び可変抵抗R2及び差動増幅回路A1,A2を備えるとともに、更に、差動増幅回路A2からの出力をAD変換するAD変換回路14と、AD変換回路14からの出力を演算することで差動増幅回路A2のオフセットを求めて可変抵抗R2の抵抗値を設定するオフセット演算回路15と、AD変換回路14からの出力からオフセット演算回路15で格納されたオフセットを減算する減算回路16とを備え、減算回路16から出力されるデジタル信号を検出信号としてCPU2に出力する。
- [0019] このように構成される逆起検出回路12において、差動増幅回路A2の出力値Vは、抵抗Rs, R1及び可変抵抗R2及びモータコイルLの内部抵抗それぞれの抵抗値をRs、R1、R2、RLとするとともに、モータコイルLへの駆動電流の電流値をIo、モータコイルLにおける逆起電圧がVxであるとすると、(1)式のように表される。尚、(1)式におけるA、Bは、定数である。
- [0020] V=A×(Io×(RL-(R2/R1)×Rs)+Vx+B) …(1)
 よって、可変抵抗R2の抵抗値を調整して、RL-(R2/R1)×Rs=0とすることで、
 (1)式で表される検出信号よりモータコイルLへの駆動電流の電流値Ioによる要素を除去することができ、差動増幅回路A2の出力値Vを逆起電圧に比例した値とするこ

とができる。又、この差動増幅回路A2からの出力値Vの範囲が0〜Vcであるとき、モータコイルLによる逆起電圧Vxが0となるとき、検出信号の値をVc/2に相当する値のデジタル信号にする必要がある。そのため、差動増幅回路A2からの出力Vには、A×B-Vc/2となる値がオフセットとして含まれる。よって、このオフセットとなるA×B-Vc/2に相当する値のデジタル信号をオフセット演算回路15で格納して減算回路16に与える。このようにすることで、減算回路16から、オフセットの含まれないモータコイルLの逆起電圧のみを表す検出信号を出力することができる。

- [0021] 上述のように可変抵抗R2を調整しても、モータドライバが設置される環境の温度が変化すると、モータコイルLの内部抵抗の抵抗値RLが変化する。そのため、モータコイルLの内部抵抗の抵抗値がRLからRL \pm Δ RL変化すると、その値が \pm Δ V= \pm A \times Δ RL \times Ioとなるオフセットが減算回路16から出力される検出信号に現れる。このため、モータドライバは、駆動開始する際、この温度変化によるオフセットを防ぐために、可変抵抗R2の抵抗値を変更して差動増幅回路A2の出力から \pm Δ V= \pm A \times Δ RL \times Ioに相当するオフセット電圧を除去させる必要がある。
- [0022] この温度変化により検出信号に現れるオフセットを除去するための構成について、以下に詳細に説明する。上述のオフセットΔVを除去するために、可変抵抗R2の抵抗値をR2からR2± ΔR2に変化するものとすると、オフセットΔVと可変抵抗R2の抵抗値の変化量との関係を(2)式のようにする必要がある。今、AD変換回路14の出力がnビットのデジタル信号である場合、AD変換回路14の出力値Vの量子化単位ΔνがVc/2nとなるとともに、0~2n-1となる値のデジタル信号が出力される。又、差動増幅

回路A2の出力がVc/2となるとき、AD変換回路14から出力されるデジタル信号の値が2n-1となる。このとき、モータコイルLの内部抵抗の変化によるAD変換回路14の出力値Vに現れるオフセット ΔV は、(3)式のように表すことができる。尚、Xは、 $1 \le X \le 2n-1$ の整数である。

[0023] $\Delta V = A \times I_0 \times (\Delta R2/R1) \times R_s \cdots (2)$ $\Delta V = \Delta v \times X \cdots (3)$

又、可変抵抗R2を Δ r2毎に変化するものとし、変化量 Δ R2がX \times Δ r2と等しいも

のとすると、 Δ r2と Δ vとの関係が(4)式のように表される。よって、可変抵抗R2の抵抗値は、その量子化単位を Δ r2としてnビットに分割される。このとき、可変抵抗R2を、図3のように、抵抗値が Δ r2×2n-1、 Δ r2×2n-2、…、 Δ r2×21、 Δ r2×20となる直列に接続された抵抗Ra1、Ra2、…,Ran-1、Ranと、抵抗Ra1~Ranそれぞれと並列に接続されたMOSトランジスタT1~Tnとによって構成する。即ち、可変抵抗R2の抵抗値R2は、0 ≤ R2 ≤ Δ r2×2n-1の範囲で変化させることができる。

[0024] $\Delta v = A \times Io \times (\Delta r2/R1) \times Rs \cdots (4)$

又、この可変抵抗R2の抵抗値の中間値を $Rx(=\Delta r2 \times 2n-1)$ としたとき、抵抗Ra1, Ra2, \sim , Ran-1, Ranの抵抗値がそれぞれ、Rx/20, Rx/21, \cdots , Rx/2n-2, Rx/2n-1となる。この抵抗値Rxと直流電圧Vcとの関係が、(5)式のように表される。よって、電流値Ioを定数値として、抵抗値Rxを、Vc \times Rs1/(2 \times A \times Rs)としても構わないし、抵抗Rxを定数値として、電流値Ioを、Vc \times Rs1/(2 \times A \times Rs2 \times Rs3)としても構わない。

[0025] $Vc = A \times Io \times (2Rx/R1) \times Rs \cdots (5)$

このように可変抵抗R2が構成されるとき、オフセット演算回路15によってMOSトランジスタT1〜TnがON/OFF制御されることによって、可変抵抗R2の抵抗値が設定される。即ち、MOSトランジスタTk(kは、 $1 \le k \le n$ の整数)がONとされると、抵抗Rakの抵抗値が可変抵抗R2の抵抗値に加算されず、又、MOSトランジスタTkがOFFとされると、抵抗Rakの抵抗値が可変抵抗R2の抵抗値に加算されることとなる。

- [0026] 又、オフセット演算回路15では、まず、モータコイルLへ供給する駆動電流を0としたときのAD変換回路14からの出力X1を読み込んで、減算回路16で減算するオフセットとして記録する。そして、モータコイルLに逆起電圧が発生しないように直流モータが回転しない状態として、所定値Ioとなる駆動電流をモータコイルLに供給したときのAD変換回路14からの出力X2を読み込み、駆動電流がIoのときのAD変換回路14の出力X2から駆動電流が0のときのAD変換回路の出力X1を減算する。そして、この減算した値X2-X1に基づいて、MOSトランジスタT1〜TnのON/OFF制御を行い、可変抵抗R2の抵抗値を設定する。
- [0027] このようにオフセット演算回路15が動作するとき、例えば、本実施形態のモータドラ

イバが、図4Aのようにディスク20の表面上を磁気ヘッド21を移動させるための動力を与える直流モータの駆動制御を行う場合、ディスク20の外側に設置されるとともに磁気ヘッド21を待避させるランプエリア22内壁の外周側又はディスク20中心に設置される軸23に当接させて、オフセットの検出を行う。尚、図4Aがディスク20の上面からみた図であり、又、図4Bが断面図である。又、図4Aにおいて、ランプエリア22から軸23への方向を表す矢印Daが磁気ヘッド21のロードさせる方向を示し、又、軸23からランプエリア22への方向を表す矢印Dbが磁気ヘッド21のアンロードさせる方向を示す。

- [0028] 即ち、ランプエリア22の内壁の外周側に磁気ヘッド21を当接させて、矢印Dbの方向へ移動させる動力を与えるように、モータコイルLから抵抗Rsの方向に流れる駆動電流を電流制御回路11よりモータコイルLに供給することで、可変抵抗R2の抵抗値を設定する。又、軸23に磁気ヘッド21を当接させて、矢印Daの方向へ移動させる動力を与えるように、抵抗RsからモータコイルLの方向に流れる駆動電流を電流制御回路11よりモータコイルLに供給することで、可変抵抗R2の抵抗値を設定する。更に、抵抗RsからモータコイルLの方向に流したときの駆動電流の電流値が正の値となるものとする。
- [0029] よって、軸23に磁気ヘッド21を当接させた場合、モータコイルLに供給する駆動電流が正の値であるので、AD変換回路14からの出力に現れるオフセットがX2-X1となる。そのため、設定される可変抵抗R2の抵抗値が、Rx-Δr2×(X2-X1)と設定される。又、ランプエリア22に磁気ヘッド21を当接させた場合、モータコイルLに供給する駆動電流が負の値であるので、AD変換回路14からの出力に現れるオフセットが-(X2-X1)となる。そのため、設定される可変抵抗R2の抵抗値が、Rx-Δr2×(X1-X2)と設定される。
- [0030] このように構成したときの逆起検出回路12の初期設定動作について、図5及び図6 のタイミングチャートを参照して説明する。又、n=4とし、AD変換回路14で4ビットの デジタル信号に変換されるものとする。即ち、可変抵抗R2が、抵抗値Rx/20、Rx/21、Rx/22、Rx/23となる抵抗Ra1, Ra2, Ra3, Ra4と、抵抗Ra1ーRa4それ ぞれと並列に接続されたMOSトランジスタT1ーT4とによって構成される。

- [0031] この初期設定動作が開始されるとき、オフセット演算回路15から(24-1)10=(10 00)2となる信号に対して、1桁目の「1」に相当する信号がゲートに与えられるMOSトランジスタT1がOFFとされるとともに、2-4桁目の「0」に相当する信号がゲートに与えられるMOSトランジスタT2ーT4がONとされる。よって、可変抵抗R2は、抵抗Ra1とONとなるMOSトランジスタT2ーT4とが直列に接続された状態となるため、その抵抗値が抵抗値Rx/20となる。
- [0032] そして、軸23に磁気ヘッド21を当接させてオフセットが確認されるとき、図5のように、まず、1つ目の内部クロックC1が逆起検出回路12に入力されたとき、モータコイル Lに供給する駆動電流を0とする。そして、2つ目の内部クロックC2が入力されると、オフセット演算回路15が、AD変換回路14からの出力X1を読み込んで、(X1-8)1 0を減算回路16に与えるオフセットとして格納する。
- [0033] そして、図5のように、3つ目の内部クロックC3が入力されると、モータコイルLに供給する駆動電流の電流値を正の値となるIoとする。その後、4つ目の内部クロックC4が入力されたときに、AD変換回路14からの出力X2を読み込んで、(8-(X2-X1))10を求めるとともに、(8-(X2-X1))10となる4ビットの信号を可変抵抗R2に出力する。よって、(8-(X2-X1))10となる4ビットの信号によって、MOSトランジスタT1〜T4のON/OFFが制御されて、可変抵抗R2の抵抗値が設定される。
- [0034] 即ち、内部クロックC2が与えられたときに読み込まれた出力X1が(1001)2であり、 内部クロックC4が与えられたときに読み込まれた出力X2が(1011)2であるものとす る。このとき、内部クロックC2が与えられると、減算回路16に与えるオフセットとして、(X1-8)10=(0001)2がオフセット演算回路15に格納され る。
- [0035] 又、内部クロックC4が与えられると、(8-(X2-X1))10=(1000-(1011-1001))2=(0110)2がオフセット演算回路15で求められて、可変抵抗R2に与えられるため、2、3桁目の「1」に相当する信号がゲートに与えられるMOSトランジスタT2, T3がOFFとされるとともに、1、4桁目の「0」に相当する信号がゲートに与えられるMOSトランジスタT1, T4がONとされる。このようにすることで、可変抵抗R2は、抵抗Ra2, Ra3とONとなるMOSトランジスタT1, T4とが直列に接続された状態となるため、

その抵抗値が抵抗値Rx/21+Rx/22となる。

- [0036] 又、内部クロックC2が与えられたときに読み込まれた出力X1が(1001)2であり、内部クロックC4が与えられたときに読み込まれた出力X2が(0111)2であるものとする。このとき、内部クロックC2が与えられると、減算回路16に与えるオフセットとして、(X1-8)10=(0001)2がオフセット演算回路15に格納される。
- [0037] 又、内部クロックC4が与えられると、(8-(X2-X1))10=(1000-(0111-1001))2=(1010)2がオフセット演算回路15で求められて、可変抵抗R2に与えられるため、1、3桁目の「1」に相当する信号がゲートに与えられるMOSトランジスタT1, T3がOFFとされるとともに、2、4桁目の「0」に相当する信号がゲートに与えられるMOSトランジスタT2, T4がONとされる。このようにすることで、可変抵抗R2は、抵抗Ra1、Ra3とONとなるMOSトランジスタT2, T4とが直列に接続された状態となるため、その抵抗値が抵抗値Rx/20+Rx/22となる。
- [0038] 逆に、ランプエリア22に磁気ヘッド21を当接させてオフセットが確認されるとき、図 6のように、まず、1つ目の内部クロックC1が逆起検出回路12に入力されたとき、モータコイルLに供給する駆動電流を0とする。そして、2つ目の内部クロックC2が入力されると、オフセット演算回路15が、AD変換回路14からの出力X1を読み込んで、(X 1-8)10を減算回路16に与えるオフセットとして格納する。
- [0039] そして、図6のように、3つ目の内部クロックC3が入力されると、モータコイルLに供給する駆動電流の電流値を負の値となる—Ioとする。その後、4つ目の内部クロックC4が入力されたときに、AD変換回路14からの出力X2を読み込んで、(8+(X2-X1))10を求めるとともに、(8+(X2-X1))10となる4ビットの信号を可変抵抗R2に出力する。よって、(8+(X2-X1))10となる4ビットの信号によって、MOSトランジスタT1〜T4のON/OFFが制御されて、可変抵抗R2の抵抗値が設定される。
- [0040] 即ち、内部クロックC2が与えられたときに読み込まれた出力X1が(1001)2であり、 内部クロックC4が与えられたときに読み込まれた出力X2が(1011)2であるものとす る。このとき、内部クロックC2が与えられると、減算回路16に与えるオフセットとして、(X1-8)10=(0001)2がオフセット演算回路15に格納される。
- [0041] 又、内部クロックC4が与えられると、(8+(X2-X1))10=(1000+(1011-1001

))2=(1010)2がオフセット演算回路15で求められて、可変抵抗R2に与えられるため、1、3桁目の「1」に相当する信号がゲートに与えられるMOSトランジスタT1, T3がOFFとされるとともに、2、4桁目の「0」に相当す

る信号がゲートに与えられるMOSトランジスタT2, T4がONとされる。このようにすることで、可変抵抗R2は、抵抗Ra1, Ra3とONとなるMOSトランジスタT2, T4とが直列に接続された状態となるため、その抵抗値が抵抗値Rx/20+Rx/22となる。

- [0042] 又、内部クロックC2が与えられたときに読み込まれた出力X1が(1001)2であり、内部クロックC4が与えられたときに読み込まれた出力X2が(0111)2であるものとする。このとき、内部クロックC2が与えられると、減算回路16に与えるオフセットとして、(X1-8)10=(0001)2がオフセット演算回路15に格納される。
- [0043] 又、内部クロックC4が与えられると、(8+(X2-X1))10=(1000+(0111-1001))2=(0110)2がオフセット演算回路15で求められて、可変抵抗R2に与えられるため、2、3桁目の「1」に相当する信号がゲートに与えられるMOSトランジスタT2, T3がOFFとされるとともに、1、4桁目の「0」に相当する信号がゲートに与えられるMOSトランジスタT1, T4がONとされる。このようにすることで、可変抵抗R2は、抵抗Ra2, Ra3とONとなるMOSトランジスタT1, T4とが直列に接続された状態となるため、その抵抗値が抵抗値Rx/21+Rx/22となる。
- [0044] 上述したそれぞれの例のように動作することで、差動増幅回路A2からの出力からモータコイルLの内部抵抗によるオフセットを除去した値が、AD変換回路14から出力されるため、モータコイルLへの駆動電流の電流値を正の値となるIoとしたまま内部クロックC5が与えられたとき、AD変換回路14からの出力が(1001)2となる。このとき、減算回路16でオフセット(0001)2が減算されるため、減算回路16から出力される検出信号の値が(1000)2となる。

請求の範囲

13

[1] 直流モータのモータコイルに発生する逆起電圧を検出して検出信号を出力する逆 起検出部と、該逆起検出部で検出された逆起電圧に基づいて前記モータコイルに 供給する駆動電流の電流値を設定して出力する速度制御部と、を備えるモータドライ バにおいて、

前記モータコイルによる前記直流モータが駆動不可能な状態として前記逆起電圧が発生しない状態とした後、まず、前記モータコイルに供給する前記駆動電流の電流値を0としたときの前記逆起検出部の出力を第1出力として読み込み、次に、前記モータコイルに供給する前記駆動電流の電流値を所定値としたときの前記逆起検出部の出力を第2出力として読み込むとともに、前記第1出力及び前記第2出力の差分に基づいて前記モータコイルの内部抵抗の変化による前記逆起検出回路の出力に現れるオフセットを求めて、前記逆起検出部の増幅率を変化させて当該オフセットを除去するオフセット演算部を、備えることを特徴とするモータドライバ。

[2] 前記逆起検出部が、

前記モータコイルの一端と一端が接続された検出用抵抗と、

前記検出用抵抗の他端と一端が接続された第1抵抗と、

前記第1抵抗の他端と一端が接続された第2抵抗と、

前記第1抵抗及び前記第2抵抗の接続ノードに一方の入力端子が接続されるととも に、前記第2抵抗の他端に出力端子が接続され、前記モータコイルと前記検出用抵 抗との接続ノードに他方の入力端子が接続された第1差動増幅回路と、

前記差動増幅回路からの出力が一方の入力端子に接続されるとともに、前記モータコイ

ルの他端が他方の入力端子に接続された第2差動増幅回路と、

を備え、

前記オフセット演算部によって、前記第1出力及び前記第2出力の差分に比例した抵抗値だけ前記第2抵抗を変化させることによって、前記モータコイルの内部抵抗の変化による前記逆起検出回路の出力に現れるオフセットを除去することを特徴とする請求項1に記載のモータドライバ。

[3] 前記逆起検出部が、前記第2差動増幅回路からの0~Vcとなる出力をアナログ/ デジタル変換してnビットのデジタル信号に変換するアナログ/デジタル変換回路を 備え、

前記第2抵抗の抵抗値の初期値をRxとし、

前記アナログ/デジタル変換回路から出力される前記第1出力をX1、前記アナログ/デジタル変換回路から出力される前記第2出力をX2としたとき、

前記所定値となる駆動電流が正であるとき、前記第2抵抗の抵抗値を、 $Rx \times (1-(X2-X1)/2n-1)$ に設定し、

前記所定値となる駆動電流が負であるとき、前記第2抵抗の抵抗値を、 $Rx \times (1+(X2-X1)/2n-1)$ に設定することを特徴とする請求項2に記載のモータドライバ。

[4] 前記第2抵抗が、抵抗値がRx/20、Rx/21、Rx/22、…、Rx/2n-2、Rx/2 n-1となる直列に接続されたn個の抵抗と、当該n個の抵抗それぞれと並列に接続されたn個のスイッチとより構成されるとともに、

前記オフセット演算部よりnビットのデジタル信号が出力されて、当該nビットのデジタル信号における上位からkビット目の信号によって、前記第2抵抗における抵抗値がRx/2k-1となる抵抗と並列に接続された前記スイッチのON/OFFが制御され、前記所定値となる駆動電流が正であるとき、前記オフセット演算部から2n-1-(X2-X1)となるnビットのデジタル信号が前記第2抵抗の前記n個のスイッチに与えられ、前記所定値となる駆動電流が負であるとき、前記オフセット演算部から2n-1+(X2-X1)となるnビットのデジタル信号が前記第2抵抗の前記n個のスイッチに与えられることを特徴とする請求項3に記載のモータドライバ。

[5] 前記駆動電流の所定値の絶対値をIo、前記検出抵抗の抵抗値をRs、前記第1抵抗の抵抗値をR1、前記第2差動増幅回路による増幅率をAとしたとき、

 $V_c = A \times I_o \times R_s \times (2R_x) / R_1$

の関係を満たすことを特徴とする請求項3に記載のモータドライバ。

[6] 前記第2抵抗が、抵抗値がRx/20、Rx/21、Rx/22、…、Rx/2n-2、Rx/2 n-1となる直列に接続されたn個の抵抗と、当該n個の抵抗それぞれと並列に接続されたn個のスイッチとより構成されるとともに、

前記オフセット演算部よりnビットのデジタル信号が出力されて、当該nビットのデジタル信号における上位からkビット目の信号によって、前記第2抵抗における抵抗値がRx/2k-1となる抵抗と並列に接続された前記スイッチのON/OFFが制御され、前記所定値となる駆動電流が正であるとき、前記オフセット演算部から2n-1-(X2-X1)となるnビットのデジタル信号が前記第2抵抗の前記n個のスイッチに与えられ、前記所定値となる駆動電流が負であるとき、前記オフセット演算部から2n-1+(X2-X1)となるnビットのデジタル信号が前記第2抵抗の前記n個のスイッチに与えられることを特徴とする請求項4に記載のモータドライバ。

- [7] 前記逆起電圧が発生しないときのオフセットを除去する減算部を備えるとともに、前記逆起電圧が発生しないときに前記逆起検出部から正規に出力される第3出力と前記第1出力との差分を、前記逆起電圧が発生しないときのオフセットとして前記オフセット演算部で格納し、前記逆起検出部から出力より前記オフセット演算部で格納された前記第3出力と前記第1出力との差分を減算した値を前記検出信号として出力することを特徴とする請求項1に記載のモータドライバ。
- [8] 前記逆起検出部及び前記速度制御部が1つの半導体集積回路装置に構成されることを特徴とする請求項1に記載のモータドライバ。
- [9] 前記逆起検出部からの検出信号が外部の制御回路に出力され、該制御回路で前記検出信号に基づいて演算された値が前記速度制御部に入力されることを特徴とする請求項7に記載のモータドライバ。
- [10] 請求項1~請求項9のいずれかに記載のモータドライバと、

当該モータドライバによって駆動制御される前記直流モータと、

前記直流モータの動力が伝達されることによって、磁気ディスクの径方向に移動する磁気ヘッドと、

前記磁気ディスクがその中心に嵌合される軸と、


前記磁気ディスクの外側に設けられるとともに、前記磁気ヘッドを内部に格納するランプ領域と、

を備え、


前記磁気ヘッドを前記軸又は前記ランプ領域の内壁と当接させたときに前記オフ

セット演算部により前記直流モータにおける前記モータコイルの内部抵抗の変化による前記逆起検出回路の出力に現れるオフセットを求めて、前記逆起検出部の増幅率を変化させて当該オフセットを除去することを特徴とする磁気ディスク装置。


[図1]




[図2]




[図3]




[図4A]




[図4B]




[図5]



[図6]



[図7]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/011973

A.	A. CLASSIFICATION OF SUBJECT MATTER								
Int.Cl ⁷ H02P5/168, H02P5/00									
According to International Patent Classification (IPC) or to both national classification and IPC									
B. FIELDS SEARCHED									
Min	imum docun Int.Cl	nentation searched (classification system followed by cl. H02P5/00-5/26, H02P7/00-7/34	assification symbols)						
Doc	umentation s Jitsuvo	searched other than minimum documentation to the external Shinan Koho 1922–1996 To	ent that such documents are included in the oroku Jitsuyo Shinan Koho	e fields searched 1994-2004					
			tsuyo Shinan Toroku Koho	1996-2004					
Elec	tronic data b	ase consulted during the international search (name of	data base and, where practicable, search te	rms used)					
C.	DOCUMEN	ITS CONSIDERED TO BE RELEVANT							
Ca	ategory*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.					
	X Y	JP 2002-208238 A (Matsushita	Electric	1,7-10					
	1	Industrial Co., Ltd.), 26 July, 2002 (26.07.02),		2-6					
		Par. Nos. [0030] to [0037] (Family: none)							
		<u>-</u>							
	Y	JP 2000-14190 A (Matsushita Ltd.),	Electric Works,	2-6					
		14 January, 2000 (14.01.00),							
		Par. Nos. [0023] to [0028] & EP 952663 A2 & US	6133701 A1						
	Y	JP 5-244790 A (Chinon Indust	ries Inc.).	2-6					
		21 September, 1993 (21.09.93) Full text	,						
		(Family: none)							
<u>Ľ</u>		ocuments are listed in the continuation of Box C. See patent family annex.							
"A"	document de	gories of cited documents: "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand							
"E"	earlier applic	icular relevance cation or patent but published on or after the international	"X" document of particular relevance; the o						
"L"	filing date document w	thich may throw doubts on priority claim(s) or which is	considered novel or cannot be considered novel or cannot be considered at the constant is taken alone	dered to involve an inventive					
	special reaso	ablish the publication date of another citation or other on (as specified)	"Y" document of particular relevance; the considered to involve an inventive	step when the document is					
"O" "P"	document pu	ferring to an oral disclosure, use, exhibition or other means ablished prior to the international filing date but later than	combined with one or more other such documents, such combination being obvious to a person skilled in the art						
	the priority of	date claimed	"&" document member of the same patent i	amily					
Date		completion of the international search ember, 2004 (16.11.04)	Date of mailing of the international sear						
	16 November, 2004 (16.11.04) 30 November, 2004 (30.11.04)								
Nam		g address of the ISA/	Authorized officer						
	Japanes	se Patent Office							
	imile No. PCT/ISA/21	0 (second sheet) (January 2004)	Telephone No.						

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/011973

1 B1 (STMicro er, 2002 (08.10 : none)	electronic	s S.r.1)	,	1-10
		·		
	·			
				·

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl⁷ H02P5/168 H02P5/00

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl⁷ H02P5/00-5/26 H02P7/00-7/34

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2004年

日本国登録実用新案公報

1994-2004年

日本国実用新案登録公報

1996-2004年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献						
引用文献の		関連する				
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号				
· X	JP 2002-208238 A (松下電器産業株式会社),	1,7-10				
Y .	26.07.2002,段落〖0030〗—〖0037〗	2 - 6				
	(ファミリーなし)					
Y	JP 2000-14190 A (松下電工株式会社),	2 - 6				
	14.01.2000,段落〖0023〗—〖0028〗					
	&EP 952663 A2&US 6133701 A1					
Y	JP 5-244790 A (チノン株式会社)	2-6				
	21.09.1993,全文 (ファミリーなし)					
Α	US 6463211 B1 (STMicroelectronics S.r.l),	1-10				
	08.10.2002,全文 (ファミリーなし)					
		1				

C欄の続きにも文献が列挙されている。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

16.11.2004

国際調査報告の発送日 30.11.2004

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員)

牧初

電話番号 03-3581-1101 内線 3356

3 V

9064